

PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:) :	Examiner: Unassigned
Yasuo YAMAZAKI) :	Group Art Unit: Unassigned
Application No.: 10/664,858) :	
Filed: September 22, 2003) :	
For: MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE)	December 2, 2003

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

SUBMISSION OF PRIORITY DOCUMENT

Sir:

In support of Applicant's claim for priority under 35 U.S.C. § 119, enclosed is one certified copy of the following foreign application:

> 2002-275948, filed September 20, 2002. **JAPAN**

Applicant's undersigned attorney may be reached in our Washington, D.C., office by telephone at (202) 530-1010. All correspondence should continue to be directed to our address given below.

Respectfully submitted,

Steven E. Warner


Registration No. 33,326

FITZPATRICK, CELLA, HARPER & SCINTO 30 Rockefeller Plaza New York, New York 10112-3801

Facsimile: (212) 218-2200

SEW/eab

U.S. Patent Appln. No. 10/661, 858



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 9月20日

出願番号 -Application Number:_

特願2002-275948

[ST. 10/C]:

[J P 2 0 0 2 - 2 7 5 9 4 8]

出 願 人
Applicant(s):

キヤノン株式会社

2003年10月 7日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

C

特許願

【整理番号】

4807004

【提出日】

平成14年 9月20日

【あて先】

特許广長官

殿

【国際特許分類】

H01L 21/027

【発明の名称】

半導体装置の製造方法

【請求項の数】

9

【発明者】

【住所又は居所】

東京都大田区下丸子3丁目30番2号 キヤノン株式会

社内

【氏名】

山▲崎▼ 康生

【特許出願人】

【識別番号】

000001007

【氏名又は名称】 キヤノン株式会社

【代理人】

【識別番号】

100088328

【弁理士】

【氏名又は名称】

金田 暢之

【電話番号】

03-3585-1882

【選任した代理人】

【識別番号】

100106297

【弁理士】

【氏名又は名称】

伊藤 克博

【選任した代理人】

【識別番号】

100106138

【弁理士】

【氏名又は名称】 石橋 政幸

【手数料の表示】

【予納台帳番号】 089681

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

1

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 少なくとも1つの層について、該層のパターンを複数に分割 し、分割された各パターンをつなぎ合わせて分割露光でパターン形成する工程を 含む、複数の層により構成された半導体装置の製造方法において、

他の配線との位置関係によって前記半導体装置の動作に実質的な影響を与える 配線を含む層については1枚のマスクを用いて一括露光でパターン形成すること を特徴とする半導体装置の製造方法。

【請求項2】 他の配線との位置関係によって生じる寄生容量の値が前記半導体装置の動作に実質的な影響を与える配線を含む層については1枚のマスクを用いて一括露光でパターン形成する、請求項1記載の半導体装置の製造方法。

【請求項3】 前記半導体装置は、複数の同じパターンをそれぞれ含む前記 複数の層により構成された同じ構造の複数の素子を有し、

前記素子間で前記寄生容量の値に差があると、前記各素子の特性に、前記半導体装置の動作に実質的な影響を与えるような、ばらつきを生じさせる配線を含む層については1枚のマスクを用いて一括露光する、請求項2記載の半導体装置の製造方法。

【請求項4】 前記半導体装置が、前記各素子によって光電変換を行う撮像 装置であり、

前記素子間で前記寄生容量の値に差があると、画像にて視認できる程度の光電 変換の出力差を生じるような配線を含む層については1枚のマスクを用いて一括 露光する、請求項3記載の半導体装置の製造方法。

【請求項5】 前記半導体装置はCMOSエリアセンサであり、前記各素子が前記CMOSエリアセンサの各CMOSセンサをなし、

前記CMOSセンサ内の電界効果トランジスタのゲート電極をなし、前記寄生容量を生じる配線を含む層については1枚のマスクを用いて一括露光する、請求項4記載の半導体装置の製造方法。

【請求項6】 他の配線との位置関係によって前記半導体装置の動作に実質

É

的な影響を与える前記配線は半導体層に直接接続される配線である請求項1~5 のいずれか1項に記載の半導体装置の製造方法。

【請求項7】 前記配線がポリシリコンからなる、請求項6記載の半導体装置の製造方法。

【請求項8】 他の配線との位置関係が前記半導体装置の動作に実質的な影響を与える配線を含む前記層についてのみ、一括露光でパターン形成し、

他の全ての層については分割露光でパターン形成する、請求項1~7のいずれか1項に記載の半導体装置の製造方法。

【請求項9】 他の配線との位置関係が前記半導体装置の動作に実質的な影響を与える配線を含む前記層以前にパターン形成する層については、一括露光でパターン形成し、

その後にパターン形成する他の全ての層については分割露光でパターン形成する、請求項1~7のいずれか1項に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置の製造方法に関し、特に、複数の層により構成された半導体装置の製造方法に関する。

 $[0\ 0\ 0\ 2\]$

【従来の技術】

従来、チップサイズが大きく、かつ微細なパターンを有する半導体装置の製造 方法においては、各層のパターン(以下、元パターンと称す)を複数のパターン (以下、分割パターンと称す)に分割し、この分割パターンをつなぎ合わせて露 光(以下、分割露光と称す)することにより1つの層の元パターンを形成し、そ れらの工程を複数回繰り返すことにより複数層からなる半導体装置を製造してい た(例えば特許文献1参照)。

[0003]

図6は、従来の製造方法によって製造された半導体装置の一部の構造を示す平面図である。図6を参照すると、半導体装置90は、活性領域91、ポリシリコ

ン層 9 2、コンタクトホール 9 3 およびメタル層 9 4, 9 5 を有している。ここでは、ディジタルカメラのような撮像装置などに用いられる半導体装置の一画素分が例示されている。

[0004]

活性領域91は、CMOSセンサの光電変換部となる。CMOSセンサとは撮像装置の1画素分の光電変換を行う撮像素子であり、フォトダイオード(不図示)を有している。

ポリシリコン層 9 2 はMOS FET (Metal-Oxide Semiconductor Field Effect Transistor) のゲート電極となる。コンタクトホール 9 3 は層間を接続する電極となる。メタル層 9 4 , 9 5 は配線となる。

[0005]

実際の半導体装置90では図6に示した構造のパターンが上下左右に連続して 形成されている。

[0006]

図7は、図6に示された半導体装置の製造方法について説明するための図である。 (a) は、その半導体装置の平面図を示しており、 (b) は、平面図上のA ーA 線における断面図を示している。

[0007]

図7(a)を参照すると、半導体装置90には上下左右に繰り返されるパターンが形成されている。各層は、繰り返されたパターンを元パターンとして、それを分割した複数の分割パターンをつなぎ合わせて形成される。図7中のX-X′線は、分割パターン間のつなぎ目である。

[0008]

[0009]

次に、所定パターンのマスクを用いてイオン打ち込み(イオン・インプランテーション)を行うことにより所定の拡散層を形成する。

[0010]

次に、ポリシリコンを成膜し、所定パターンのマスクを用いてドライエッチングすることにより、MOS FETのゲート電極をなすポリシリコン層92を形成する。ポリシリコン層92のが形成されると、次に層間絶縁膜(不図示)を形成する。

[0011]

次に、その層間絶縁膜に、所定パターンのマスクを用いてコンタクトホール93を形成する。

[0012]

次に、Al-Cu膜を成膜し、所定パターンのマスクを用いてドライエッチングすることによりメタル層 9 4 を形成する。メタル層 9 4 が形成されると、次に、層間絶縁膜(不図示)を形成し、その層間絶縁膜にビアホールを形成する。

[0013]

次に、Al-Cu膜を成膜し、所定パターンのマスクを用いてドライエッチングすることによりメタル層 95を形成する。

$[0\ 0\ 1\ 4\]$

これらの各層のパターンはX-X'線をつなぎ目とする分割露光により形成される。分割パターンの形成と、シリコン基板の移動とをステップアンドリピート方式で繰り返すことにより分割露光が行われる。分割露光においては、各分割パターンを形成する前に、下地に設けられたアライメントマークを目印として、下地に対する位置合わせ(以下、アライメントと称す)が行われる。分割露光においては、各分割パターン毎に焦点合わせを行ってもよい(例えば、特許文献 2参照)。また、ここでは、各層のパターンは全て同じX-X'線をつなぎ目として分割露光する例を示したが、層間のつなぎ目をずらしてもよい(例えば、特許文献 3 参照)。

[0015]

以上の製造方法により、チップサイズが大きく、かつ微細なパターンを有する 半導体装置 9 0 を容易に製造することができる。

[0016]

【特許文献1】

特開平5-6849号公報

【特許文献2】

特開平4-326507号公報

【特許文献3】

特開平9-298155号公報

$[0\ 0\ 1\ 7]$

【発明が解決しようとする課題】

分割露光において各分割パターンはアライメントにより位置合わせされる。しかし、アライメントには、ある程度の誤差(以下、アライメント誤差と称す)が含まれている。そのため、図7(a)のX-X′線をよく見ると、各層の分割パターン間に、ずれが生じている。

$[0\ 0\ 1\ 8]$

図7(b)には、A-A'線の断面におけるポリシリコン層92の形状が示されている。

[0019]

分割パターン間にずれがあると、X-X' 線をまたぐ2つの分割パターンのポリシリコン層92によりそれぞれ形成されたゲート電極81とゲート電極82との間隔 a' は所望の距離 a と等しくない。なお、図7(b)にはa' くa となる例が示されているが、当然、a' > a となることもあり得る。ゲート電極83はゲート電極81に対応し、ゲート電極84はゲート電極82に対応しているが、ゲート電極83とゲート電極84の間には分割パターンのつなぎ目が存在しない。したがって、ゲート電極83とゲート電極84との間隔は所望の距離 a と一致している。

[0020]

近接した電極や配線などの間には寄生容量が生じるが、電極などが同じ形状で

も距離が異なれば容量値は異なる。したがって、分割パターンのつなぎ目をまた ぐ容量は、つなぎ目をまたがない容量と異なる値となる。撮像装置などでは、こ の容量差が画素間の出力差として現れ、ひどい場合には画像に縞が出ることもあ る。

[0021]

本発明の目的は、アライメント誤差の影響を低減した半導体装置の製造方法を 提供することである。

[0022]

【課題を解決するための手段】

上記目的を達成するために、本発明の半導体装置の製造方法は、少なくとも1つの層について、その層のパターンを複数に分割し、分割された各パターンを順次つなぎ合わせて分割露光でパターン形成する工程を含む、複数の層により構成された半導体装置の製造方法において、他の配線との位置関係によって半導体装置の動作に実質的な影響を与える配線を含む層については1枚のマスクを用いて一括露光でパターン形成する。

[0023]

したがって、少なくとも、他の配線との位置関係に敏感な配線が一括露光で一 定の位置関係で形成される。

[0024]

また、他の配線との位置関係によって生じる寄生容量の値が半導体装置の動作に実質的な影響を与える配線を含む層については1枚のマスクを用いて一括露光でパターン形成することとしてもよい。

[0025]

したがって、少なくとも、他の配線との位置関係によって生じる寄生容量の値 に敏感な配線が一括露光で一定の位置関係で形成される。

[0026]

また、半導体装置は、複数の同じパターンをそれぞれ含む複数の層により構成された同じ構造の複数の素子を有し、素子間で寄生容量の値に差があると、各素子の特性に、半導体装置の動作に実質的な影響を与えるような、ばらつきを生じ

させる配線を含む層については1枚のマスクを用いて一括露光することとしても よい。

[0027]

したがって、各素子における寄生容量の値に敏感な配線が一括露光で一定の位置関係で形成され、各素子の特性が均一化される。

[0028]

また、半導体装置が、各素子によって光電変換を行う撮像装置であり、素子間で寄生容量の値に差があると、画像にて視認できる程度の光電変換の出力差を生じるような配線を含む層については1枚のマスクを用いて一括露光することとしてもよい。

[0029]

したがって、各素子における寄生容量の値に敏感な配線が一括露光で一定の位置関係で形成され、各素子の光電変換特性が均一化されるので、撮像装置は画像にて視認できるような実質的な影響を受けない。

[0030]

本発明の一態様によれば、半導体装置はCMOSエリアセンサであり、各素子がCMOSエリアセンサの各CMOSセンサをなしており、CMOSセンサ内の電界効果トランジスタのゲート電極をなし寄生容量を生じる配線を含む層については1枚のマスクを用いて一括露光する。

[0031]

本発明の一態様によれば、他の配線との位置関係によって半導体装置の動作に 実質的な影響を与える配線は半導体層に直接接続される配線であり、さらに具体 的な態様によれば、その配線がポリシリコンからなる。

[0032]

また、他の配線との位置関係が半導体装置の動作に実質的な影響を与える配線を含む層についてのみ、一括露光でパターン形成し、他の全ての層については分割露光でパターン形成することとしてもよい。

[0033]

このように、他の配線との位置関係に敏感な配線のみを一括露光で一定の位置

関係に形成するので、半導体装置は動作上に実質的な影響を受けず、また他の層 に微細なパターンを含んでよい。

[0034]

また、他の配線との位置関係が半導体装置の動作に実質的な影響を与える配線を含む層以前にパターン形成する層については一括露光でパターン形成し、その後にパターン形成する他の全ての層については分割露光でパターン形成することとしてもよい。

[0035]

したがって、他の配線との位置関係に敏感な配線を含む層までが一括露光で形成されるので、一括露光のアライメントは一括露光された下地のパターンに対して位置合わせすればよく容易であり、また、他の配線との位置関係に敏感な配線と下地のパターンとの位置関係を均一にできる。

[0036]

【発明の実施の形態】

本発明の一実施形態について図面を参照して詳細に説明する。

[0037]

本実施形態の半導体装置は、ディジタルカメラのような撮像装置などに用いられるものであり、チップサイズが大きく、かつ微細なパターンを有している。

[0038]

図1は、本実施形態の半導体装置の1画素分の回路を示す平面図である。図1を参照すると、半導体装置10は、活性領域11、ポリシリコン層12、コンタクトホール13およびメタル層14、15を有している。

[0039]

活性領域11は、CMOSセンサの光電変換部となる。CMOSセンサとは撮像装置の1画素分の光電変換を行う撮像素子であり、フォトダイオード(不図示)を有している。CMOSセンサを複数有する固体撮像装置はCMOSエリアセンサと呼ばれる。

[0040]

ポリシリコン層 1 2 は、CMOSセンサを構成する各MOS FET (Met

al-Oxide Semiconductor Field Effect Transistor)のゲート電極となる。MOS FETには、複数のCM OSセンサの中から任意のCMOSセンサを選択するための選択トランジスタや、選択されたCMOSセンサの光電変換出力を転送するための転送トランジスタが含まれる。

[0041]

コンタクトホール 1 3 は層間を接続する電極となる。メタル層 1 4, 1 5 は配線となる。

[0042]

実際の半導体装置10では、図1に示した構造のパターンがマトリクス状に連続して形成されている。半導体装置10は、CMOSセンサを所定の行数および列数のマトリクス状に配置したCMOSエリアセンサとして働く。そして、このCMOSエリアセンサは、各CMOSセンサを選択し、各画素の光電変換出力を取り込むことにより画像データを取得する。

[0043]

図 $2\sim4$ は、図1に示された半導体装置の製造方法の各工程について説明するための図である。

[0044]

図2(a)を参照すると、まず、シリコン基板(不図示)上に熱酸化膜および SiN膜を成膜し、所定パターンのマスクを用いてドライエッチングすることに より活性領域11のパターンを残す。活性領域11は微細なパターンを含まないため、縮小投影せずに1枚のマスクを用いて層全体を露光すること(以下、一括 露光と称す)が可能である。そのため、活性領域11のパターンを形成する工程では、この層全体のパターンを一括露光により形成する。活性領域11が形成されると、次に、熱酸化処理によりLOCOS(LOCal Oxidation of Silicon)膜(不図示)を形成する。

[0045]

次に、図2(b)を参照すると、ポリシリコンを成膜し、所定パターンのマスクを用いてドライエッチングすることにより、MOS FETのゲート電極をな

すポリシリコン層 1 2 を形成する。ポリシリコン層 1 2 は微細なパターンを含まず、また寄生容量の影響を受け易い。寄生容量は、例えばポリシリコン層 1 2 からなる 2 つのゲート電極の配線間に生じ、それらの配線間の位置関係によって値が変化する。そして、この寄生容量の値が変化すると、画像にて視認できる程度の光電変換の出力差を生じるなど、半導体装置 1 0 の動作に実質的な影響を与える。そのため、ポリシリコン層 1 2 のパターンを形成する工程でも、この層全体のパターンを一括露光により形成する。ポリシリコン層 1 2 のが形成されると、次に層間絶縁膜(不図示)を形成する。

[0046]

次に、図3(a)を参照すると、層間絶縁膜に、所定パターンのマスクを用いてコンタクトホール13を形成する。コンタクトホール13は微細な設計を必要とする。そのため、層全体のパターン(以下、元パターンと称す)を複数のパターン(以下、分割パターンと称す)に分割し、この分割パターンをステップアンドリピート方式で順次つなぎ合わせて露光すること(以下、分割露光と称す)により元パターンを形成する。

[0047]

分割露光においては、各分割パターンを形成する前に、下地に設けられたアライメントマークを目印として、下地に対する位置合わせ(以下、アライメントと称す)が行われる。しかし、アライメントには、ある程度の誤差(以下、アライメント誤差と称す)が含まれている。

[0048]

図3 (a) では、コンタクトホール13のパターンのつなぎ目はY-Y'線にある。図3 (a) をよく見ると、Y-Y'線の両側でコンタクトホール13の位置がややずれている。このずれはアライメント誤差によって生じている。しかし、コンタクトホール13のこの程度(アライメント誤差レベルで $\sim 0.1_{\mu}$ m程度)のずれは画素間の出力差に現れない。

[0049]

次に、図3(b)を参照すると、A1-Cu膜を成膜し、所定パターンのマスクを用いてドライエッチングすることによりメタル層14を形成する。メタル層

14は微細な設計を必要とする場合がある。そのため、ここでも元パターンを複数の分割パターンに分割し、ステップアンドリピート方式で分割露光を行う。図3(b)では、メタル層14のパターンのつなぎ目はZ-Z'線にある。図3(b)をよく見ると、Z-Z'線の両側でメタル層14の配線の位置がややずれている。しかし、メタル層14の配線のこの程度のずれは画素間の出力差に現れない。なお、本実施形態では、図3(b)に示したように、Z-Z'線は図3(a)に示したY-Y'線と同じ位置にあるが、異なる位置にあってもよい。

[0050]

メタル層 1 4 が形成されると、次に、層間絶縁膜(不図示)を形成し、その層間絶縁膜にビアホール(不図示)を形成する。

[0051]

次に、図4を参照すると、A1-Cu膜を成膜し、所定パターンのマスクを用いてドライエッチングすることによりメタル層15を形成する。メタル層15は微細な設計を必要とする場合がある。そのため、ここでも分割露光が行われる。図4では、メタル層15のパターンのつなぎ目はW-W′線にある。図4をよく見ると、W-W′線の両側でメタル層15の配線の位置がややずれている。しかし、メタル層15の配線のこの程度のずれは画素間の出力差に現れない。なお、本実施形態では、図4に示したように、W-W′線は図3(a)に示したY-Y′線と同じ位置にあるが、異なる位置にあってもよい。

[0052]

図5は、本実施形態の半導体装置の分割パターンのつなぎ目をまたいぐ部分の構造を示す平面図および断面図である。(a)は、本実施形態の半導体装置の平面図を示しており、(b)は平面図上のB-B'線における断面図を示している

[0053]

図5 (a) の平面図を参照すると、Y-Y'線の両側でポリシリコン層12により形成されたゲート電極の位置がずれていない。

[0054]

図5(b)には、B-B′線の断面におけるポリシリコン層12の形状が示さ

れている。

[0055]

Y-Y´線をまたぐゲート電極21とゲート電極22との間隔は所望の距離 a と等しく、またY-Y´線をまたがないゲート電極23とゲート電極24の間隔も距離 a に等しい。

[0056]

以上説明したように、寄生容量の影響を受け易いポリシリコン層 1 2 を一括露 光により形成し、寄生容量の影響を受けにくく、微細な設計を必要とするコンタ クトホール 1 3 およびメタル層 1 4, 1 5 を分割露光により形成するので、画素 間においてポリシリコン層 1 2 によるゲート電極の寄生容量にばらつきが生じず 、画素間に出力差のない画像を撮影できる半導体装置 1 0 を製造することができ る。

[0057]

なお、本実施形態では、寄生容量の影響を受け易いポリシリコン層12と、それ以前にパターン形成される活性領域11については一括露光でパターン形成を行い、その他の層(コンタクトホール13およびメタル層14,15)については分割露光でパターン形成を行った。したがって、ポリシリコン層12の各ゲート電極に生じる寄生容量にばらつきが生じないことに加えて、ポリシリコン層12とその下地にある活性領域11との位置関係が均一となるので、ポリシリコン層12のアライメントが容易であり、かつ各画素の出力が均一となる。ただし、本発明はこれに限定されるものではなく、例えばポリシリコン層12のみを一括露光でパターン形成し、他の全ての層を分割露光でパターン形成してもよい。

[0058]

また、本実施形態では、固定撮像装置のCMOSエリアセンサについて例示したが、本発明はそれに限定されず、複数の層から構成された半導体装置の製造に広く適用可能である。

[0059]

また、本実施形態は、ポリシリコン層 1 2 までを一括露光するものであるが、 本発明はこれに限定されない。分割露光におけるアライメント誤差により生じる 寄生容量の値の差がCMOSエリアセンサの画素間の出力差として画像に影響し うるようなパターンの層を一括露光するのが好ましい。分割露光で発生しうるア ライメント誤差は製造装置の性能によって決まる。また、その誤差により生じる 寄生容量の値の画素間での差は、パターンの材質や配置によって決まる。さらに 、寄生容量の差により生じる画素間の出力差は寄生容量の発生箇所に影響される

[0060]

【発明の効果】

本発明によれば、少なくとも、他の配線との位置関係に敏感な配線が一括露光で一定の位置関係で形成されるので、動作上に実質的なアライメント誤差による 影響を受けず、良好に動作する半導体装置を製造することができる。

$[0\ 0\ 6\ 1]$

また、少なくとも、他の配線との位置関係によって生じる寄生容量の値に敏感な配線が一括露光で一定の位置関係で形成されるので、動作上に実質的な影響を受けず、良好に動作する半導体装置を製造することができる。

$[0\ 0\ 6\ 2]$

また、各素子における寄生容量の値に敏感な配線が一括露光で一定の位置関係 で形成され、各素子の特性が均一化されるので、動作上に実質的な影響を受けず 、良好に動作する半導体装置を製造することができる。

[0063]

また、各素子における寄生容量の値に敏感な配線が一括露光で一定の位置関係 で形成され、各素子の光電変換特性が均一化されるので、画像にて視認できるような実質的な影響を受けず、良好が画像を撮影する撮像装置を製造することがで きる。

[0064]

また、他の配線との位置関係に敏感な配線のみを一括露光で一定の位置関係に 形成するので、半導体装置は動作上に実質的な影響を受けず、また他の層に微細なパターンを含んでもよい。

[0065]

また、他の配線との位置関係に敏感な配線を含む層までが一括露光で形成されるので、一括露光のアライメントは一括露光されたパターンに対して位置合わせすればよく容易であり、また、他の配線との位置関係に敏感な配線と下地のパターンとの位置関係を均一にできる。

【図面の簡単な説明】

図1

本実施形態の半導体装置の1画素分の回路を示す平面図である。

【図2】

図1に示された半導体装置の製造方法の各工程について説明するための図である。

【図3】

図1に示された半導体装置の製造方法の各工程について説明するための図である。

【図4】

図1に示された半導体装置の製造方法の各工程について説明するための図である。

【図5】

本実施形態の半導体装置の分割パターンのつなぎ目をまたいぐ部分の構造を示す平面図および断面図である。

【図6】

従来の製造方法によって製造された半導体装置の一部の構造を示す平面図である。

【図7】

図6に示された半導体装置の製造方法について説明するための図である。

【符号の説明】

- 10 半導体装置
- 11 活性領域
- 12 ポリシリコン層
- 13 コンタクトホール

14、15 メタル層


s 25V 1

21~24 ゲート電極


【書類名】


図面

【図1】




【図2】







【図3】




【図4】



【図5】




【図6】





【図7】





【書類名】 要約書

【要約】

【課題】 アライメント誤差の影響を低減した半導体装置の製造方法を提供する

【解決手段】 半導体装置10は、複数の同じパターンをそれぞれ含む複数の層により構成された同じ構造の複数の素子を有する。他の配線との位置関係によって生じる寄生容量の値に素子間で差があると半導体装置10の動作に実質的な影響を与えるような配線を含む層12以前にパターン形成する層11、12については一括露光でパターン形成する。それ以降にパターン形成する他の全ての層13、14、15については分割露光でパターン形成する。

【選択図】 図5

特願2002-275948

出願人履歴情報

識別番号

[000001007]

1. 変更年月日 [変更理由]

1990年 8月30日

住 所

新規登録

東京都大田区下丸子3丁目30番2号

氏 名 キヤノン株式会社